Записки CPU designer'a @cpu_design Channel on Telegram

Записки CPU designer'a

@cpu_design


Всем привет. Меня зовут Николай.
Работаю RTL design инженером, амбассадором в RISC-V International.
В свободное время пишу о магии процессоростроения и цифровом дизайне.

Записки CPU designer'a (Russian)

Приветствую всех! Меня зовут Николай и я являюсь RTL design инженером, а также амбассадором в RISC-V International. Если вы увлечены миром процессоров и цифрового дизайна, то мой канал @cpu_design для вас. Здесь я делюсь своими записками о магии процессоростроения, рассказываю об интересных разработках и делюсь своим опытом в данной области. Будьте в курсе последних тенденций и новостей в мире CPU design, присоединяйтесь к нашему каналу и узнавайте первыми о самых актуальных событиях. У нас вы найдете увлекательные материалы и интересные обсуждения. Погрузитесь в мир цифрового дизайна вместе с нами!

Записки CPU designer'a

02 Dec, 19:30


Intel объявила об уходе в отставку генерального директора Пэта Гелсингера.

https://www.intel.com/content/www/us/en/newsroom/news/intel-ceo-news-dec-2024.html

Записки CPU designer'a

02 Dec, 11:22


Вы не просили, но я принес вам очередной блог и занимательные статьи по тематике FPGA/ASIC —
https://hardwareteams.com/

Наиболее воодушевляющей показалась статья под названием:
Getting Started with Cocotb for absolute idiots
👀👀👀

Если вы хотите попробовать свои силы в проектировании и верификации цифровых схем на языках описания аппаратуры, используя устройство на базе Apple Silicon, рекомендую ознакомиться с этой статьей — k0nze

btw, когда EDA тулы полноценно портируют на ARM?

Статья предлагает понятные пошаговые инструкции по установке базовых библиотек и сборке Verilator из исходников.

Для просмотра файлов waveform, помимо проверенного GTKWave, рекомендую обратить внимание на Surfer. Этот инструмент отличается более понятным и интуитивно удобным интерфейсом. Однако имейте в виду, что проект находится в активной стадии разработки, поэтому вы можете столкнуться с потенциальными багами и другими проблемами 🚪

Записки CPU designer'a

29 Nov, 20:05


GOWIN Semiconductor Introduces Educational EDA Version V1.9.10.03 with Mac OS Support

Теперь не только опенсорсорс тулами и Vivado (в случае девайса на базе Apple Silicon) через докер Mac OS может порадовать FPGA энтузиаста.

Китайский производитель FPGA GoWin добавил в свою проприетарную EDA поддержку Mac OS.

Интересно насколько это решение рабочее, если кто-то соберется тестировать - поделитесь впечатлениями потом в комментарях 😎

p.s. судя по комментариям из коробки ни у кого пока что ничего не завелось

Записки CPU designer'a

29 Nov, 17:26


Принес вам блог от энтузиаста из Тулузы по работе с SoC Zynq —
https://0bab1.github.io/BRH/

Блог появился относительно недавно, материалов пока что немного, но задел кажется интересным.
Кажется, это уже стало моим хобби — собирать ламповые местечковые блоги на тему digital design и делиться ими с вами.

Buen Finde! 🖥

Записки CPU designer'a

25 Nov, 15:19


Записки CPU designer'a pinned «https://t.me/cpu_design_chat — чат канала Записки CPU designer'a»

Записки CPU designer'a

25 Nov, 15:19


https://t.me/cpu_design_chat — чат канала Записки CPU designer'a

Записки CPU designer'a

25 Nov, 15:18


Запилил ламповый чатик для канала - https://t.me/cpu_design_chat

Присоединяйтесь.
Буду сюда кидать интересные материалы, которые не идут в основной канал и сможем удобнее обсуждать новости из мира полупроводников, чем в текущем варианте с комментариями к постам.
😎😎😎

Записки CPU designer'a

25 Nov, 11:12


Bringup-Bench — это набор тестов на языке C с открытым исходным кодом, предназначенных для упрощения тестирования новых процессоров, ускорителей, компиляторов и операционных систем.

Ключевые особенности:

1) Открытый исходный код: тесты представлены в виде исходного кода. Это позволяет собирать их под целевой процессор, что особенно полезно для baremetal-систем с произвольной Memory Map.
Когда мы обсуждали набор программных тестов от Tenstorrent, там как раз была проблема с зависимостями адресного пространства, т.к. инженеры Tenstorrent опубликовали .elf файлы и файлы дизасемблера, а не исходные коды программы.

2) Почти полное отсутствие системных зависимостей: требуется реализация всего 4 системных вызовов для работы всех тестов. Подробнее смотри раздел Minimal system dependencies.

Спасибо автору VLSI Hub за наводку ☺️

Записки CPU designer'a

23 Nov, 17:50


Lattice Semiconductor рассматривает полное приобретение FPGA подразделения Altera у Intel.
Altera обошлась Intel в $17 млрд, но рыночная цена может быть ниже.

🍿

Записки CPU designer'a

22 Nov, 12:06


Hello SME
Да-да, снова ARM. На ресурсе по ссылке выше вы найдете краткое описание расширений Neon, Apple AMX и SME.

Наиболее интересной частью ресурса является раздел Microbenchmarks.

Тесты проводились на процессоре M4. Бенчмарки написаны так, чтобы избежать зависимостей между инструкциями.

Бенчмарки чипа M4 включали тестирование пиковой производительности и масштабируемости инструкций для FP32, FP16, BF16 и целочисленных данных (I8, I16) с использованием векторных операций (Neon, SVE), матричных расширений (SME, AMX) и инструкций загрузки/сохранения данных в ZA tile storage.

Исходники бенчмарков - scalable-analyses/sme

Buen Finde! 🖥

Записки CPU designer'a

21 Nov, 14:52


Обзорная презентация Scalable Matrix Extension от ARM.

Наиболее занимательной является новая архитектурно видимая область памяти ZA tile storage, которая позволяет вычитывать данные как построчно, так и по столбцам, обеспечивая возможность динамического транспонирования матриц.

Больше деталей по работе с матричным расширением можно найти в SME Programmer’s Guide.

Записки CPU designer'a

20 Nov, 14:05


Не так давно на канале обсуждали различные симуляторы для моделирования и оценки производительности процессорных архитектур, включая gem5.

Краткий обзор, что такое gem5 и зачем он нужен:

1. Позволяет моделировать и анализировать производительность различных процессорных архитектур.

2. Используется для быстрого тестирования идей без создания реального оборудования. Симулятор позволяет проверить гипотезы и предложения, прежде чем начинать процесс аппаратно-программного проектирования.

После краткой справки хочу поделиться с вами YouTube-каналом ARM Research и замечательной лекцией — Learning gem5: Modeling Cache Coherence with gem5.

В видео вы узнаете об истории создания gem5, а также о задачах и проблемах моделирования когерентного кэша 💾

Записки CPU designer'a

30 Oct, 18:07


Tenstorrent Wormhole Series

Part 1: Physicalities
Part 2: Which disabled rows?
Part 3: NoC propagation delay
Part 4: A touch of Ethernet
Part 5: Taking apart T tiles
Part 6: Vector instruction set
Part 7: Bits of the MatMul

https://tenstorrent.com/vision/community-highlight-tenstorrent-wormhole-series-part-1-physicalities

Записки CPU designer'a

30 Oct, 18:07


Крутой Community Highlight про чипы серии Tenstorrent Wormhole.

Так же в блоге corsix, где изначально и опубликованы посты про Wormhole, можно найти занимательные заметки по тематике computer science: программные tips and tricks при конвертации флотов или заметки про x86 macro-op fusion.
🖥

Записки CPU designer'a

30 Oct, 12:06


EPIC/VLIW

Записки CPU designer'a

29 Oct, 12:55


У компании Anlogic, оказывается, есть SoC с встроенным RISC-V ядром, может кого заинтересует.
Документация доступна после регистрации, так что пока что не изучил что же там за ядро используется.

Пока искал информацию о новом вендоре на Reddit'e наткнулся на подборку производителей FPGA.
Не уверен, насколько этот список актуален для 2024 года, но тоже приложу к посту:

http://www.xilinx.com/

http://www.altera.com/

https://www.latticesemi.com/

http://www.microsemi.com/

https://www.gowinsemi.com/en/

http://www.achronix.com/

https://www.quicklogic.com/

https://www.dialog-semiconductor.com/products/greenpak/low-power-low-cost-forgefpga

https://github.com/os-fpga
(у домена osfpgaточкаorg видимо просрочена оплата домена и теперь по поиску редиректит на стремный сайт, поэтому оставил ссылку на их github)

https://anlogic.com/en

https://github.com/AnlogicInfo

https://www.efinixinc.com/

https://colognechip.com/

https://pangomicro.com/en/

http://www.isilicontech.com/

http://www.agm-micro.com/

Записки CPU designer'a

28 Oct, 11:58


Будничное напоминание для всех, кто забыл или не знал, что в SystemVerilog существуют два разных типа данных: int и integer, которые имеют разные определения. int — это 2-state (0, 1) тип данных, тогда как integer — это 4-state (0, 1, x, z) тип данных, что необходимо учитывать при верификации цифрового дизайна.
🖥

Записки CPU designer'a

23 Oct, 14:28


Валерий Шунков, разработчик аналоговых и силовых интегральных микросхем известный на хабре под ником amartology начал вести ламповый транзисторный телеграмм канал: t.me/parasiticresistance

strongly recommend ☕️

Записки CPU designer'a

23 Oct, 12:09


RISC-V Announces Ratification of the RVA23 Profile Standard

Давайте сначала разберёмся, что же такое профили и зачем они нужны.

RISC-V — это модульная архитектура, и разработчик процессоров может выбирать набор расширений, которые он хочет реализовать помимо базового набора, который является обязательным. Это делает проектирование проще и гибче, но значительно усложняет работу программистов.

Чтобы найти баланс между гибкостью и предсказуемостью поведения программного обеспечения, были разработаны профили, которые включают основной набор инструкций (базовое расширение) плюс определённые расширения.

Недавно был ратифицирован профиль RVA23 (Application profile). Основные отличия от прошлогоднего профиля: обязательная поддержка векторного расширения и расширения гипервизора.

Подробнее про то как устроены RISC-V профили можно почитать в блоге у Николаса Бруни🖥