Записки CPU designer'a

Как можно не любить FP4, где умножение мантисс, да и пары FP4 операндов можно сделать через простейший LUT, а не заморачиваться с CSA reduction tree и алгоритмом Booth'a, логикой нормализации и прочим классическим floating-point/digital arithmetic стафом? 👀

Optimizing Large Language Model Training Using FP4 Quantization
Ruizhe Wang, Yeyun Gong, Xiao Liu, Guoshuai Zhao, Ziyue Yang, Baining Guo, Zhengjun Zha, Peng Cheng
Статья: https://arxiv.org/abs/2501.17116

Формат мини.

Только обсудили обучение DeepSeek в FP8 (https://t.me/gonzo_ML/3294) и упомянули старую работу про FP8-LM (https://arxiv.org/abs/2310.18313) от Microsoft, как та же команда анонсировала обучение в FP4!

С помощью ухищрений в виде differentiable quantization estimator для точного обновления весов и outlier clamping and compensation strategy для предотвращения коллапса активаций достигли качества аналогичного обучению в BF16 и FP8 и обучили 13B модель на 100B токенов.

FP16 использует формат E5M10 (5 бит на экспоненту, 10 на мантиссу), BF16 — E8M7, FP8 обычно есть в двух вариантах с E4M3 (был у DeepSeek-V3) и E5M2, а здесь FP4 сделали в формате E2M1. Ещё один бит — знак, если что.

Нвидиа теперь репортит флопсы в FP4 (https://t.me/gonzo_ML/3182), эта разрядность поддерживается новыми GPU, так что можно ожидать ещё одного удвоения производительности/размера моделей относительно DeepSeek, или учетверения относительно более традиционных моделей типа Llama.

Так и до FP1 INT1 дойдём!

Очень круто.

Будничное напоминание, что плавающая точка — зло, а спасение мы найдём только в 1.58 битном типе данных 🙏🙏🙏

А пока что принёс вам две классные обзорные статьи по работе с точками, которые плавают.

1. Обзор от Texas Instruments об имплементации Block Floating Point на DSP-ядрах TMS320C54x актуалочка из 1999-го года.
Программная часть не особо интересна, но введение в блочные флоты и теоретическая база хорошо раскрыты в этом руководстве. Рекомендую ознакомиться, особенно в свете популярности новой концепции — MicroScaling Floating Point, о которой мы обязательно поговорим в будущих постах на канале.
A Block Floating Point Implementation on the TMS320C54x DSP

2. В одном из профессиональных чатов нашёл занимательную статью на русском языке - "Стандартизация и тестирование реализаций
математических функций, работающих с числами с
плавающей точкой"
Как видно из названия статьи, материал отлично подойдёт для тех, кто занимается имплементацией математических функций на базе IEEE-754, либо для тех, кто проверяет корректность вычислений или имплементацию, будь то программного, будь то аппаратного алгоритма. Статья неплохо покрывает базовые понятия 754-го стандарта и содержит богатый набор ссылок, которые можно и нужно использовать как дополнительный материал.

Лента в LinkedIn с каждым годом все активнее забивается абсолютно неинформативным трэшем, но, наверное, моя любимая рубрика в этом — VLSI-эксперты с методичками о том, как проходить собеседования, с типовыми вопросами для вакансии ASIC/FPGA-разработчика и т. д.

В чем проблема этих методичек? В том, что содержащиеся в них советы и рекомендации не просто бесполезны, а зачастую даже вредны.
И, наверное, я нашел просто эталон таких вредных советов.

Например, как вам имплементация 4-стадийного RISC-процессора в 20 строчках на Verilog или целочисленное АЛУ, которое почему-то называется FPU?

Единственное объяснение, которое я нашел, — это обычный кликбейт, на который я повелся и заодно потащил за собой еще и вас.

Иначе я просто не понимаю, зачем кто-то верстает эти PDF-файлы, постит их — и при этом они набирают сотни реакций и десятки репостов.

Не так давно, на канале обсуждали теорию мертвого интернета , а теперь я выкатываю разбор поста, который с 50% вероятностью составлен ботом 👀

Почему я поднял этот вопрос? Потому что начинающим инженерам и студентам теперь приходится не только осваивать сложные технические темы, но и критически оценивать источники информации. В море контента легко наткнуться на бесполезные практики и явную дезинформацию, которые могут не только запутать, но и сформировать у новичков и студентов ошибочные представления о профессии.
Поэтому важно учиться фильтровать учебные материалы, отличать качественные источники от сомнительных.

Stay tuned

Принес вам диссертацию на тему:
Architectural and Microarchitectural Solutions for Multi-Precision Hardware Acceleration

Работа была выполнена в ETH Zurich, а её рецензентом выступил известный специалист Luca Benini.

Диссертация посвящена архитектурным и микроархитектурным решениям для специализированных аппаратных ускорителей, а также вычислениям с низкоточными (low-precision) форматами чисел с плавающей запятой.

В разделе Doctoral Thesis можно также поискать другие работы по интересующим вас темам.

А если вы вдруг забыли или не знали, что такое HAL Open Science, предлагаю перечитать один из моих старых постов☺️

Hola!
Хардвера на конференции было немного, но удалось пообщаться с инженерами из redpitaya.

Компания занимается проектированием программного и аппаратного обеспечения для индустриальных, исследовательских и академических применений.

На фото представлена отладочная плата STEMlab 125-14, подключенная к ПК, с софтом от redpitaya.

Отладочная плата спроектирована на базе AMD Xilinx ZYNQ 7010 SoC.
Среди её особенностей – богатый набор интерфейсов: RF inputs/outputs, GPIO, Ethernet, USB, а также возможность работы через различные среды разработки, такие как MATLAB и LabVIEW.

Но мы со всем справимся через Vivado в batch-mode 👀

Принес вам простой, но полезный инструмент анализа систолических массивов - SystoliC AcceLErator SIMulator (SCALE Sim)

SCALE Sim — это симулятор для анализа ускорителей на базе систолических массивов, для обработки операций свертки, матричного умножения (GEMM). Симулятор позволяет настраивать параметры систолического массива (размер, соотношение сторон) и памяти, а также моделировать производительность различных конфигураций,
что позволяет быстро итеративно проверять гипотезы и анализировать проектные решения для аппаратных ускорителей на базе систолических массивов.

Подробнее о методологии и возможностях SCALE Sim можно прочитать в статье - A Systematic Methodology for Characterizing Scalability of DNN Accelerators using SCALE-Sim

HiPEAC 2025

С 20 по 23 января 2025 года в Барселоне пройдет конференция HiPEAC (European Network on High Performance and Embedded Architecture and Compilation).

В программе — доклады и воркшопы от лидеров индустрии, включая ARM, Nvidia, Google, а также от европейских дизайн-центров и исследовательских институтов.

С программой конференции можно ознакомиться здесь.

А если захотите развиртуализироваться я буду на конференции 20-го и 22-го января, найти меня можно будет у стенда Semidynamics👀

Зимняя школа программирования для RISC-V

Зимняя школа от YADRO — это лекции и практическая проектная работа, посвящённые программированию и оптимизации программ под архитектуру RISC-V. Лекции будут доступны всем после регистрации, а участие в проектной части — в очном формате, рассчитано на студентов.

Лекторий: пройдёт онлайн с 13 по 30 января 2025 года.

Проектная работа: будет проводиться очно с 3 по 8 февраля 2025 года. Участники смогут работать в группах над реальными задачами под руководством опытных наставников.

Для себя я отметил два интересных доклада:
1) Компиляция: тулчейн на основе GCC, кросс-сборка, multilib.
2) Обзор докладов, новинок и трендов 2024 года по RISC-V.

Подробности и регистрация доступны на сайте школы 🤓

Бывшая CEO RISC-V Calista Redmond перешла в Nvidia.

Конспираси, о том, что она переходит в Intel на место Pat Gelsinger, не оправдалась😑

С 1 января Altera официально отделилась от Intel и стала крупнейшей в мире независимой компанией, занимающейся разработкой FPGA.
Директор компании Ed McGettigan отметил, что одним из основных направлений компании остаются развитие и поддержка серии Agilex, а также упрощение работы с FPGA для инженеров.

Новый сайт компании: altera.com 👀

https://www.opennet.ru/opennews/art.shtml?num=62499

Очень упорный товарищ, таки подчистил код от наследия из AMD, и продолжает пилить #zluda. Наверное, из этого получится что-то интересное.

Помните этот пост?
AMD ограничивает проект ZLUDA по запуску CUDA-приложений на своих ускорителях

Продолжение истории 👀

С наступающим Новым годом! 😀😀😀

Спасибо, что читаете, репостите и активно участвуете в жизни канала. Это действительно здорово мотивирует и заряжает энергией для создания нового контента.

В новом году всем:
▫️ крутых офферов и заслуженного карьерного роста;
▫️ интересных конференций и новых полезных знакомств;
▫️ увлекательных задач, которые вдохновляют и развивают;
▫️ времени на отдых и баланс между работой и личной жизнью.

Stay tuned 👀

Принёс вам что почитать на новогодних каникулах — Performance Analysis and Tuning on Modern CPU, книга от performance-инженера Дениса Бахвалова из Intel. 🎄🎄🎄

Книга доступна как для заказа на amazon, так и в виде бесплатной версии, которую можно найти в github-аккаунте Дениса.

Так же нашел у Дениса классный курс. Курс посвящён практическому изучению низкоуровневой оптимизации кода, включая такие аспекты, как работа с кешем процессора и предсказание ветвлений.

Генеральный директор RISC-V Калиста Редмонд уходит в отставку

Калиста Редмонд объявила о своей отставке с поста CEO RISC-V International, отметив значительные достижения организации за время её работы. Под руководством Калисты сообщество RISC-V выросло с 236 до 4600 участников, охватив 70 стран, было ратифицировано 68 новых спецификаций, а количество выпущенных SoC превысило 2 миллиарда.

Если поиграть в конспирологов, то можно связать её уход с недавно освободившейся должностью CEO в Intel👀

Tenstorrent and the State of AI Hardware Startups

Классная статья с обзором решений от Tenstorrent и комментариями от действующих сотрудников компании 🖥

Занимательные две статьи, которые проливают свет на увольнение Пэта Гелсингера и работу совета директоров Intel:

1) Irrational Analysis - Gelsinger's Last Supper

2) Fabricated Knowledge - The Death of Intel: When Boards Fail

Во второй статье доступна лишь часть материала; остальное скрыто пейволлом с скромным ценником 47 евро в месяц или 375 евро в год 😈

Мне удалось получить полный доступ к этой статье через регистрацию на платформе substack и подписку на Fabricated Knowledge.

Buen Finde! 🖥

Держим строй, коллеги 👍💾🖥

Доклады и записи выступлений с конференции HotChips 2024 теперь в открытом доступе! 🎉🎉 🎉

https://hc2024.hotchips.org/

В дополнение — ссылка на сентябрьский пост с разбором некоторых докладов.

🖥

Intel объявила об уходе в отставку генерального директора Пэта Гелсингера.

https://www.intel.com/content/www/us/en/newsroom/news/intel-ceo-news-dec-2024.html

Вы не просили, но я принес вам очередной блог и занимательные статьи по тематике FPGA/ASIC —
https://hardwareteams.com/

Наиболее воодушевляющей показалась статья под названием:
Getting Started with Cocotb for absolute idiots
👀👀👀

Если вы хотите попробовать свои силы в проектировании и верификации цифровых схем на языках описания аппаратуры, используя устройство на базе Apple Silicon, рекомендую ознакомиться с этой статьей — k0nze

btw, когда EDA тулы полноценно портируют на ARM?

Статья предлагает понятные пошаговые инструкции по установке базовых библиотек и сборке Verilator из исходников.

Для просмотра файлов waveform, помимо проверенного GTKWave, рекомендую обратить внимание на Surfer. Этот инструмент отличается более понятным и интуитивно удобным интерфейсом. Однако имейте в виду, что проект находится в активной стадии разработки, поэтому вы можете столкнуться с потенциальными багами и другими проблемами 🚪

GOWIN Semiconductor Introduces Educational EDA Version V1.9.10.03 with Mac OS Support

Теперь не только опенсорсорс тулами и Vivado (в случае девайса на базе Apple Silicon) через докер Mac OS может порадовать FPGA энтузиаста.

Китайский производитель FPGA GoWin добавил в свою проприетарную EDA поддержку Mac OS.

Интересно насколько это решение рабочее, если кто-то соберется тестировать - поделитесь впечатлениями потом в комментарях 😎

p.s. судя по комментариям из коробки ни у кого пока что ничего не завелось

Принес вам блог от энтузиаста из Тулузы по работе с SoC Zynq —
https://0bab1.github.io/BRH/

Блог появился относительно недавно, материалов пока что немного, но задел кажется интересным.
Кажется, это уже стало моим хобби — собирать ламповые местечковые блоги на тему digital design и делиться ими с вами.

Buen Finde! 🖥

Записки CPU designer'a pinned «https://t.me/cpu_design_chat — чат канала Записки CPU designer'a»

https://t.me/cpu_design_chat — чат канала Записки CPU designer'a

Запилил ламповый чатик для канала - https://t.me/cpu_design_chat

Присоединяйтесь.
Буду сюда кидать интересные материалы, которые не идут в основной канал и сможем удобнее обсуждать новости из мира полупроводников, чем в текущем варианте с комментариями к постам.
😎😎😎

Bringup-Bench — это набор тестов на языке C с открытым исходным кодом, предназначенных для упрощения тестирования новых процессоров, ускорителей, компиляторов и операционных систем.

Ключевые особенности:

1) Открытый исходный код: тесты представлены в виде исходного кода. Это позволяет собирать их под целевой процессор, что особенно полезно для baremetal-систем с произвольной Memory Map.
Когда мы обсуждали набор программных тестов от Tenstorrent, там как раз была проблема с зависимостями адресного пространства, т.к. инженеры Tenstorrent опубликовали .elf файлы и файлы дизасемблера, а не исходные коды программы.

2) Почти полное отсутствие системных зависимостей: требуется реализация всего 4 системных вызовов для работы всех тестов. Подробнее смотри раздел Minimal system dependencies.

Спасибо автору VLSI Hub за наводку ☺️

Lattice Semiconductor рассматривает полное приобретение FPGA подразделения Altera у Intel.
Altera обошлась Intel в $17 млрд, но рыночная цена может быть ниже.

🍿

Hello SME
Да-да, снова ARM. На ресурсе по ссылке выше вы найдете краткое описание расширений Neon, Apple AMX и SME.

Наиболее интересной частью ресурса является раздел Microbenchmarks.

Тесты проводились на процессоре M4. Бенчмарки написаны так, чтобы избежать зависимостей между инструкциями.

Бенчмарки чипа M4 включали тестирование пиковой производительности и масштабируемости инструкций для FP32, FP16, BF16 и целочисленных данных (I8, I16) с использованием векторных операций (Neon, SVE), матричных расширений (SME, AMX) и инструкций загрузки/сохранения данных в ZA tile storage.

Исходники бенчмарков - scalable-analyses/sme

Buen Finde! 🖥

Обзорная презентация Scalable Matrix Extension от ARM.

Наиболее занимательной является новая архитектурно видимая область памяти ZA tile storage, которая позволяет вычитывать данные как построчно, так и по столбцам, обеспечивая возможность динамического транспонирования матриц.

Больше деталей по работе с матричным расширением можно найти в SME Programmer’s Guide.

Не так давно на канале обсуждали различные симуляторы для моделирования и оценки производительности процессорных архитектур, включая gem5.

Краткий обзор, что такое gem5 и зачем он нужен:

1. Позволяет моделировать и анализировать производительность различных процессорных архитектур.

2. Используется для быстрого тестирования идей без создания реального оборудования. Симулятор позволяет проверить гипотезы и предложения, прежде чем начинать процесс аппаратно-программного проектирования.

После краткой справки хочу поделиться с вами YouTube-каналом ARM Research и замечательной лекцией — Learning gem5: Modeling Cache Coherence with gem5.

В видео вы узнаете об истории создания gem5, а также о задачах и проблемах моделирования когерентного кэша 💾

Tenstorrent Wormhole Series

Part 1: Physicalities
Part 2: Which disabled rows?
Part 3: NoC propagation delay
Part 4: A touch of Ethernet
Part 5: Taking apart T tiles
Part 6: Vector instruction set
Part 7: Bits of the MatMul

https://tenstorrent.com/vision/community-highlight-tenstorrent-wormhole-series-part-1-physicalities

Крутой Community Highlight про чипы серии Tenstorrent Wormhole.

Так же в блоге corsix, где изначально и опубликованы посты про Wormhole, можно найти занимательные заметки по тематике computer science: программные tips and tricks при конвертации флотов или заметки про x86 macro-op fusion.
🖥

EPIC/VLIW ✝✝✝

У компании Anlogic, оказывается, есть SoC с встроенным RISC-V ядром, может кого заинтересует.
Документация доступна после регистрации, так что пока что не изучил что же там за ядро используется.

Пока искал информацию о новом вендоре на Reddit'e наткнулся на подборку производителей FPGA.
Не уверен, насколько этот список актуален для 2024 года, но тоже приложу к посту:

http://www.xilinx.com/

http://www.altera.com/

https://www.latticesemi.com/

http://www.microsemi.com/

https://www.gowinsemi.com/en/

http://www.achronix.com/

https://www.quicklogic.com/

https://www.dialog-semiconductor.com/products/greenpak/low-power-low-cost-forgefpga

https://github.com/os-fpga
(у домена osfpgaточкаorg видимо просрочена оплата домена и теперь по поиску редиректит на стремный сайт, поэтому оставил ссылку на их github)

https://anlogic.com/en

https://github.com/AnlogicInfo

https://www.efinixinc.com/

https://colognechip.com/

https://pangomicro.com/en/

http://www.isilicontech.com/

http://www.agm-micro.com/

Будничное напоминание для всех, кто забыл или не знал, что в SystemVerilog существуют два разных типа данных: int и integer, которые имеют разные определения. int — это 2-state (0, 1) тип данных, тогда как integer — это 4-state (0, 1, x, z) тип данных, что необходимо учитывать при верификации цифрового дизайна.
🖥

Валерий Шунков, разработчик аналоговых и силовых интегральных микросхем известный на хабре под ником amartology начал вести ламповый транзисторный телеграмм канал: t.me/parasiticresistance

strongly recommend ☕️

RISC-V Announces Ratification of the RVA23 Profile Standard

Давайте сначала разберёмся, что же такое профили и зачем они нужны.

RISC-V — это модульная архитектура, и разработчик процессоров может выбирать набор расширений, которые он хочет реализовать помимо базового набора, который является обязательным. Это делает проектирование проще и гибче, но значительно усложняет работу программистов.

Чтобы найти баланс между гибкостью и предсказуемостью поведения программного обеспечения, были разработаны профили, которые включают основной набор инструкций (базовое расширение) плюс определённые расширения.

Недавно был ратифицирован профиль RVA23 (Application profile). Основные отличия от прошлогоднего профиля: обязательная поддержка векторного расширения и расширения гипервизора.

Подробнее про то как устроены RISC-V профили можно почитать в блоге у Николаса Бруни🖥

Family of Integrated Matrix
Extensions, Version 0.1

Драфт спецификации для матричного расширения RISC-V архитектуры.

Zvmm Family of Integrated Matrix Extensions, Version 0.1

IME — обозначает, что инструкции для работы с матрицами переиспользуют векторный регистровый файл, и данное расширение зависит от наличия и конфигурации векторного расширения.

Из интересных особенностей:

1) Новые инструкции для load/store не введены, вместо этого используются существующие векторные инструкции, такие как vle. Это позволяет избежать необходимости в изменении LSU pipeline и упрощает работу с памятью.

2) Выбран подход умножение вектора на матрицу, а не матрицу на матрицу, для упрощения аппаратуры, и как было указано выше, чтобы не усложнять LSU pipeline имплементацией более эффективных инструкций загрузки-сохранения матриц, а так же чтобы не раздвувать вычислительное ядро умножителями и деревом редукции частичных произведений.
Насколько это упрощение ценно и необходимо - вопрос открытый.

3) Zvmm32a16bf — в этом подмножестве анонсирована поддержка BF16, что оптимально для задач машинного обучения. Однако пока что не представлена поддержка FP16, что может стать предметом обсуждения для будущих версий.

4) Zvmm32a8mxf - поддержка 8-битных OCP MX типов данных, но не описана логика по работе с shared exponent.

5) Bulk normalization. Один из методов для проектирования матричного умножителя с плавающей точкой — использование bulk normalization. Этот подход предполагает динамическое выравнивание операндов относительно максимальной экспоненты в наборе, что позволяет значительно сократить аппаратные ресурсы.
Другой подход это конвертация float-point операндов в fixed point представлении. Этот подход дает бóльшую точность, избавляет от необходимости ранней нормализации, но намного затратнее с точки зрения аппаратуры.

Описание fixed-point подхода можно найти в данной статье.

Напоминаю, что это только драфт и многое еще может измениться🖥

Понедельник день тяжелый, притащил вам мем с профунктора 👀

Школа Синтеза: как войти в разработку аппаратного обеспечения ⌨️

Продолжаю рассказывать о бесплатных и открытых образовательных программах, и одна из них — уже многим известный проект "Школа Синтеза".

Одно из главных преимуществ Школы Синтеза — это бесплатный доступ к лекциям и заданиям, а так же возможность обсуждать задания, задавать вопросы в чате с преподавателями школы.

Единственное ограничение: если вы хотите обучаться в офлайн-кластерах, приоритет будет отдаваться действующим студентам, но всегда есть опция онлайн обучения.

Из нововведений этого года добавили базовый и продвинутый уровень. С блоком лекций можно ознакомиться на портале Истового Инженера.

Подать заявку на участие так же можно на портале Иствого Инженера.

Ознакомиться с записью лекций прошлых лет можно тут: YouTube.

🤓

Продолжаем тему конференций в мире цифрового дизайна и верификации.

Verification Futures Conference 2024, Austin (USA)

По ссылке можно найти список докладов с конференции. Если попытаться скачать отдельный доклад, появится окно с запросом на загрузку.
Однако, если скачать файл "VF2024 Austin Event Programme", то можно получить в одном документе сборник всех докладов с полями для заметок, прямо как в типичных раздаточных материалах.

Из забавного: Cadence в своем докладе рассказывает про AI-driven Verification и AI flow для генерации SystemVerilog Assertions на базе спецификации дизайна и Copilot.

Продолжаем следить за AI трендами в дизайне и верификации аппаратного обеспечения 🤓

Недавно прошла конференция, посвященная фреймворку Cocotb — инструменту для верификации аппаратного обеспечения на основе Python.

Особое внимание рекомендую обратить на доклад "cocotb 2.0: Modernize your testbenches for even more productivity", где подробно рассказано о нововведениях версии 2.0.

Особенно стоит изучить секцию, посвященную изменениям в типах значений (Value Type Changes), заменили класс BinaryValue! 😮
Версия Cocotb 2.0 будет частично несовместима с Cocotb 1.9, поэтому могут потребоваться изменения в существующих тестбенчах.

Записи докладов и презентации доступны на сайте конференции: Tessolve DVClub Europe October 2024.

Принес вам запись доклада Yungang Bao. заместителя директора Института технологий вычислительной техники Китайской академии наук.

В докладе рассказывается о open-source проекте XiangShan и инициативе One Student One Chip, которые мы с вами обсуждали ранее.

Ссылка на видео 🖥

Всем привет! Надолго пропадать не собираюсь и в ближайшие дни постараюсь вернуться с новыми постами.
Пока что хочу поделиться с вами моим профилем на hashnode.

Туда планирую публиковать будущие лонгриды, а сейчас на сайте можно найти мои старые заметки по Импортозамещению в ЕС и пост о том, почему NaN'ы решили боксировать.

Старожилы канала уже знакомы с этими заметками, а недавно присоединившиеся читатели могли их пропустить, поэтому исправляем ситуацию🙏

https://cpudesign.hashnode.dev/

В продолжение новостей о предложениях по покупке Intel предлагаю ознакомиться с этой статьей, которая содержит обзор перспектив покупки бизнеса Intel компанией Qualcomm. В статье представлен хороший анализ и интересные аргументы в пользу теории, что Qualcomm просто троллит конкурента, прекрасно зная, что реальная сделка невозможна и не нужна обоим компаниям.

Спасибо Алексею за то, что поделился статьей в комментариях к одному из постов.

Intel rejects Arm's approach for product division, Bloomberg News reports

Компания Arm Holdings обратилась к Intel с предложением о возможности приобретения продуктового подразделения компании, но получила ответ, что этот бизнес не продается, сообщило в четверг агентство Bloomberg News.

Прогревы продолжаются, но Intel стоически отвечает — не продаёмся🗿🗿🗿

Юрий Панчул опубликовал отличный пост о своей беседе с одним из авторов настольной книги для проектировщиков микросхем — "Цифровая схемотехника и архитектура компьютера", Дэвидом Харрисом (настольная книга, по крайней мере, в студенческое время).

Рекомендую ознакомиться с постом, вы найдете много интересной информации и полезных рекомендаций по профессиональной литературе.

Особое внимание в посте я обратил на процессор Wally, который поддерживает необходимые расширения для запуска Linux и будет использоваться в новой книге, о которой я писал ранее.

Чем может быть интересен этот проект? Создание Linux совместимого процессора с нуля, задача не из простых, а его верификация это отдельная головная боль.
Если вы студент или энтузиаст и находитесь в поисках того самого пет-проекта, где можно набить руку и гордо добавить об этом строчку в резюме, Wally, как по мне, интересный проект и достойный внимания проект.

Можно заглянуть в раздел issues и изучить открытые задачи. Например, обнаружена ошибка в блоке FPU: неверный расчет или округление младшего бита мантиссы.

Или тест прерывается из-за тайм-аута — почему бы не покопаться в исходниках и не разобраться, где и из-за чего происходит зависание?

Безусловно, это не простые задачи. Они требуют значительных временных затрат и глубокого погружения в программно-аппаратное проектирование.

Но разве это должно пугать? ☕️

Команда опытных инженеров из Intel покинула компанию и основала стартап AheadComputing.

Планы компании — разработка, верификация и лицензирование процессорных IP на базе архитектуры RISC-V.

В заметке необычно описана квалификация команды: совокупный опыт более 80 лет проектирования и верификации процессорных систем.

В число основателей входят Dr. Debbie Marr, Jonathan Pearce, Mark Dechene и Dr. Srikanth Srinivasan.

Debbie Marr была ведущим архитектором в Intel и участвовала в разработке и внедрении технологии Hyperthreading.

О создании стартапа объявили 18 июля, за несколько недель до падения акций Intel и объявления планов о массовых сокращениях в компании.

На фоне слухов о возможном поглощении Intel компанией Qualcomm (во что я хочу не верить) эта новость об утечке квалифицированных кадров явно усугубляет и без того сложное положение Intel.

Ссылка на сайт AheadComputing 🖥

Недавно наткнулся на интересную статью — The 10 Hottest Semiconductor Startups Of 2024

В этом списке оказалась и Tenstorrent, которую мы уже неоднократно обсуждали.

Подобные подборки интересны не только упоминанием известных компаний и персон, но и тем, что дают возможность узнать о новых продуктах, в которые инвесторы активно вкладываются.
Это позволяет лучше понять текущие тренды на рынке полупроводников и, возможно, найти перспективного работодателя.

Классное нововведение в open source расширении для VSCodium/VSCode - Teros HDL

В версии 6.0.4 добавлена полноценная поддержка Intel® Quartus® Prime Pro: теперь можно выполнять синтез и анализировать отчёты STA прямо в TerosHDL в среде VSCode.

Более подробную информацию о возможностях FPGA/ASIC toolbox'a можно найти в документации проекта.

А что тут у нас?
Сегодня преодолели планку в 2000 подписчиков 🎉🎉🎉

Рад, что канал растет и очень приятно получать положительный фидбек от вас.

Думаю пора наконец-то добавить какой-то интерактив, а не только обещать сделать это 🌚.

Что думаете про создание дискорд-сервера для канала? Или отдельного закрытого чатика только для своих в телеграм?

Из плюсов дисокрода там устроена проще навигация по текстовым чатам, чем в комментариях к постам в телеграм и можно проводить локальные стримы в голосовых каналах.

Из активностей - можно разобрать задачку с КвикСиликона, например, или обсудить интересные вопросы выпускного экзамена с направления Digital Design and Computer Architecture от ETH, либо просто устроить q&a сессию, пообщаться, познакомиться, понетворкаться.
Сам я за последний вариант, потому что к остальным нужно готовиться🤪

Как вам варианты? Накидайте идей в комментариях☺️

Принес вам чтиво на выходные.

Последнее время слежу на LinkedIn за основателем QuickSilicon Rahul Behl, он периодически публикует классные статьи и заметки в своем профиле.

Rahul поделился статьей про техники проектирования предсказателя переходов.

В этой статье рассматриваются ключевые метрики, связанные с размером предсказателей, а также проводится сравнительный анализ эффективности различных архитектур предсказания, таких как ITTAGE и OGEHL.

Для всех, кто интересуется высокопроизводительными вычислительными системами и микроархитектурой процессоров, рекомендую ознакомиться — отличное погружение в тему оптимизации предсказания ветвлений.

Buen Finde! 🖥

Вернемся к новому чипу от RaspberryPi.
Особенности микроархитектуры RP2350.

Микроконтроллер RP2350 на базе ядра Cortex-M33 обладает интересными микроархитектурными решениями в области работы с числами с плавающей запятой.

Одной из особенностей является интеграция кастомного математического сопроцессора двойной точности (DCP), который обеспечивает ускорение операций с числами double, включая сложение, вычитание, умножение, деление и извлечение квадратного корня.

Вместо использования стандартного IP-блока FPU двойной точности от ARM, который занимает значительную площадь кристалла, разработчики RP2350 внедрили компактный сопроцессор, меньший по площади в сравнении с типовым IP-core для поддержки double precision операций. Данное решение позволяет существенно ускорить операции с числами double по сравнению с программной реализацией, при этом минимизируя затраты на аппаратные ресурсы.

Модель программирования для кастомного сопроцессора DCP в RP2350 существенно отличается от стандартного FPU от ARM. При использовании стандартного FPU операции с плавающей запятой выполняются с помощью стандартных ARM-инструкций, и компилятор автоматически генерирует эти инструкции на основе кода высокого уровня, что упрощает разработку. В случае с DCP, разработчикам необходимо использовать специальные последовательности инструкций сопроцессора, известные как "canned instruction sequences", для выполнения операций с числами двойной точности. Это требует более низкоуровневого подхода к программированию и прямого взаимодействия с сопроцессором, что отличается от автоматизированного использования стандартного FPU.

С DCP возможно работать только в ARM режиме, RISC-V ядра не поддерживают работу с кастомным DCP, что обусловлено особенностями микроархитектуры RP2350.

За компактность DCP приходиться платить. Любое решение это компромисс, в данном случае компромисс в вопросах поддержки стандарта ieee-754. В DCP все денормализованные числа обрабатываются как ноль, что негативно сказывается на точности вычислений.

Подробности об ограничениях компактного FPU можно найти в разделе 3.6.2.9 "IEEE 754 compliance" спецификации микроконтроллера RP2350.

Больше деталей про устройство DCP можно найти в разделе 3.6.2 Double-precision Coprocessor (DCP) спецификации на микроконтроллер RP2350.

Примеры кода для работы с DCP можно найти в github репозитории микроконтроллера: https://github.com/raspberrypi/pico-examples/tree/develop/dcp

Библиотека Canned instruction sequences: https://github.com/raspberrypi/pico-sdk/blob/develop/src/rp2_common/hardware_dcp/include/hardware/dcp_canned.inc.S

🖥

Продолжая тему китайских академических инициатив принес вам презентацию программы - One Student One Chip.

Инициатива "One Student One Chip" нацелена на то, чтобы каждый студент мог спроектировать и выпустить свой собственный процессор еще до окончания университета.
Особенность проекта в том, что студенты проходят весь путь разработки — от идеи до реализации системы на кристалле.
В рамках программы OSOC студенты не ограничиваются симуляцией или FPGA-прототипами, а создают полноценный чип, который проходит этап tape-out для дальнейшего тестирования и изучения.

Презентация о инициативе One Student One Chip: https://ysyx.oscc.cc/res/files/ysyx-en.pdf

Сайт программы One Student One Chip: https://ysyx.oscc.cc/en/

Помните проект Пекинского университета XiangShan?

Проект XiangShan, разработанный Пекинским университетом, представляет собой процессорный IP с открытым исходным кодом, написанный на языке Chisel. Впервые я писал об этом проекте ещё в 2021 году.

Спустя 3 года проект с академических конференций добрался до Hot Chips 2024.

В обзоре доклада можно узнать о последних нововведениях в XiangShan, ознакомиться с актуальной дорожной картой (roadmap) проекта, а также понять, почему в проекте используются две разные микроархитектуры ядра.

На сегодняшний день XiangShan ставит перед собой цель достичь уровня производительности Neoverse V2.

Больше информации можно найти в обзоре доклада - servethehome.

И чтобы не скучали, вот вам в догонку статья от 1996-го года с обзором микроархитектуры MIPS R10000.

Buen Finde! 🖥

На просторах LinkedIn наткнулся на интересный пейпер — "The Microarchitecture of Superscalar Processors"

В нем доступно и понятно описаны техники проектирования микроархитектуры суперскалярных процессоров, а также приведены реальные примеры суперскалярных процессоров, таких как MIPS R10000, DEC Alpha 21164 и AMD K5. Несмотря на то что статья была опубликована в 1995 году, она все еще актуальна, поскольку многие принципы и подходы, описанные в ней, продолжают применяться в современных процессорах.

Статья отлично подойдет новичкам и энтузиастам в области проектирования процессорных систем.